⑫ 公 開 特 許 公 報 (A) 平2-306641

30 Int. Cl. 5 H 01 L 21/60 3 1 1 S

識別記号

厅内整理番号 6918-5F

❸公開 平成2年(1990)12月20日

審査請求 未請求 請求項の数 1 (全3頁)

図発明の名称

半導体素子実装用回路基板

顧 平1-128444 20特

②出 頤 平1(1989)5月22日

⑫発 明

斉 見

宏 茂 成

大阪府門真市大字門真1048番地 松下電工株式会社内 大阪府門真市大字門真1048番地 松下電工株式会社内

⑩発 明 者 ⑫発 明 者

橋 爪

息区

大阪府門真市大字門真1048番地 松下電工株式会社内

⑪出 願 人

松下電工株式会社

大阪府門真市大字門真1048番地

外1名

四代 理 人 .弁理士 佐藤 成示

1. 発明の名称

半導体素子実装用回路基板

- 2.特許請求の範囲
- (1) 回路基板上に形成したリード上にポリイミ ド系樹脂からなる殺街層を設け、その緩街層上に 一端に電極バンプが形成された上層リードを設け ると共に、その他端を前記下層のリードと接続し て成る半導体素子実装用回路基板。
- 3. 発明の詳細な説明

[産業上の利用分野]

本発明は、半導体素子の実装に用いられる回路 **基板の構造に関するものである。**

[従来の技術]

従来、半導体素子を回路基板にギャングボンデ ィングする場合、第2図に示すように、基板1上 のリード2に形成された電極パンプ3と、半導体 案子 4 に形成された A ℓ パツド 5 とを熱圧着によ り接合する方法が採られている。

(発明が解決しようとする課題)

しかしながら、かかる従来例においては第3図 に示すように、半導体素子4と基板(例えばセラ ミック系)1の熱膨張率が異なるため(半導体案 子は約 3.5×10-4/で、セラミック系基板は約7 ×10-*/で)、電極パンプ(例えばAu)と半導 体素子4の接合部に応力Fが図示の如く発生し、 接合面である合金暦(Au-AL)が破壊され、 半導体素子4が電極パンプ3から剝離するという 問題があった。この問題は、特にヒートサイクル 試験において顕著であり、半導体素子の大型化を 阻害する要因となっていた。

本発明は上記問題点に鑑みてなされたもので、 その目的とするところは、半導体素子が電極バン ブから剝離する恐れのない半導体素子実装用回路 **基板を提供することにある。**

〔課題を解決するための手段〕

本発明は上記課題を解決するため、回路基板上 に形成したリード上にポリイミド系樹脂からなる 緩衝層を設け、その緩衝層上に一端に電極バンプ が形成された上層リードを設けると共に、その他

端を前記下層のリードと接続したことを特徴とするものである。

(作 用)

回路基板上の下層リードと上層リード間のポリイミド系樹脂からなる超街層により、電極パンプと半導体素子の接合面で発生する応力が吸収されると共に、上層リードの弾力によっても接合面で発生する応力が吸収される。

(実施例)

対向させ、電極パンプ3とA L パッド5とを熱圧 着法による拡散ににより接合する。この接合によ り、電極パンプ3と半導体素子4のA L パッド5 間には合金層 6 が形成される。

なお、本発明は上記実施例に限定されるものでないのは勿論であり、例えば、基板 1 はセラミック系に限定されない。

(発明の効果)

り突出している(h.>0)。

次に、上記実施例に係る製法を説明する。

まず、上にリード2を形成したロリード2を形成したロイギリード2を形成したロイギリーを扱い、エリードのボール・コートリンが、フェール・リングの一の大はロフェールが、カードの大力ではロフェールが、カードの大力では、アードの大力では、アードの大力では、アードの大力では、アードの大力では、アードの大力では、アードの大力では、アードの大力では、アードの大力では、アードの大力では、アードの大力では、アードの大力では、アードの大力では、アードの大力では、アードの大力では、アードの大力では、アードの大力では、アードを表示して、アードを表示して、アードを表示して、アードを表示して、アードを表示して、アードを表示して、アードを表示して、アードを表示して、アードを表示して、アードの大力を表示して、アードの大力によりが、アードを表示して、アードの大力を表示して、アードのようには、アードの大力を表示して、アードの大力を表示して、アードの大力を表示して、アードの大力を表示して、アードの大力を表示して、アードの大力を表示して、アードの大力を表示して、アードのようには、アードのようには、アードの大力を表示して、アードのようには、アードの大力を表示して、アードのようには、アードには、アードのようには、アードには、アー

最後に、上述のようにして形成された回路基板 に半導体素子4を搭載する。この方法は、半導体 素子4のA2パツド5部分と前記電極バンプ3を


確保できる。


4. 図面の簡単な説明

第1図は本発明の一実施例を示す断面図、第2 図及び第3図はそれぞれ従来例を示す断面図であ

1 …回路基板、2 …下層リード、3 …電極バンプ、4 …半導体素子、5 …パツド、6 …合金層、7 …緩衝層、8 …上層リード。

特許出願人 松下電工株式会社 代理人 弁理士 竹元敏丸 (ほか2名)





PAT-NO:

JP402306641A

DOCUMENT-IDENTIFIER:

JP 02306641 A

TITLE:

CIRCUIT BOARD FOR MOUNTING

SEMICONDUCTOR DEVICE

PUBN-DATE:

December 20, 1990

INVENTOR-INFORMATION: NAME SAITO, HIROSHI TAKAMI, SHIGENARI HASHIZUME, JIRO

ASSIGNEE-INFORMATION:

NAME

MATSUSHITA ELECTRIC WORKS LTD

COUNTRY

N/A

APPL-NO:

JP01128444

APPL-DATE:

May 22, 1989

INT-CL (IPC): H01L021/60

US-CL-CURRENT: 257/701, 361/760

ABSTRACT:

PURPOSE: To prevent a semiconductor element from exfoliating from an electrode bump by interposing a buffer layer composed of polyimide based resin between the lower layer lead and the upper layer lead on a board.

CONSTITUTION: A buffer layer 7 composed of polyimide based resin is formed on a lead 2 formed on a circuit board 1. An upper layer lead 8 on which an electrode bump 3 is formed is arranged on the buffer layer 7, and the other end of said lead 8 is connected with the lower layer lead 2. As a result, the stress generated on a junction surface of the electrode bump 3 and a semiconductor device 4 is absorbed by the buffer layer 7 between the lower layer lead 2 and the upper layer lead 8, and further the stress generated on the junction surface is absorbed also by the elastic force of the upper layer lead 8. Thereby the reliability of the junction of the semiconductor device and the electrode bump can be sufficiently maintained.

COPYRIGHT: (C) 1990, JPO&Japio